AMD表示，采用混合键合（hybrid bonding）技术的3D DRAM架构，能效最高可达依赖微凸点（microbump）的传统HBM堆叠的17倍，但散热方面的棘手难题仍在阻碍这项前景可期技术的商业化。

硅产业已经达成共识：依靠HBM来解锁增量AI算力的路径正在陷入停滞，尤其是将硅晶圆转化为HBM堆叠所得的可用容量远低于普通DRAM。这促使整个行业开始尝试多种替代方案，包括仅使用SRAM的解码、LPDDR内的存内计算（PIM）、CXL池化以及3D DRAM。其中，3D DRAM架构目前被视为某种意义上的“万能药”，AMD近期对其惊人能效的表态也印证了这一点。

据AMD称，混合键合的3D DRAM比传统HBM堆叠的能效高出多达17倍。AMD有资格发表如此大胆的观点——该公司此前已推出3D V-Cache处理器，其采用的封装技术将额外缓存垂直堆叠在处理器之上，而非让缓存层级与计算核心横向排列在同一块硅片上，从而大幅提升游戏与计算性能。

不过，将3D堆叠技术应用于DRAM会带来一系列独特的挑战。先快速回顾一下相关术语：HBM将多颗DRAM芯片垂直堆叠，通过硅通孔（TSV）在这些垂直层之间传输数据。该堆叠随后被放置在XPU旁侧，由位于HBM最底层基底内的PHY负责与XPU之间的数据传输。而3D DRAM则将DRAM芯片直接垂直放置在XPU上方，消除了PHY带来的瓶颈，这些垂直堆叠之间以及它们与XPU之间均通过混合键合连接。

微凸点是传统HBM中用于连接堆叠DRAM层的微小物理焊球（通常由锡银合金制成）。由于必须熔化焊料来固定连接，硅层之间会产生物理间隙，需要用液态塑料粘合剂（底部填充胶）填充，这会引入寄生电阻、限制连接排布密度，并且不利于散热。

混合键合则是一种无凸点封装技术：硅晶圆被抛光至原子级平整，裸露的铜互连焊盘齐平地嵌入一层薄薄的绝缘介质层（通常为氧化硅或碳氮化硅）之中。当两层介质层在室温下接触时，会在分子层面融合，随后的热处理会使铜原子膨胀并直接彼此熔合（铜-铜键合）。

然而，3D DRAM架构仍面临若干挑战。混合键合热处理阶段可能产生的高温会导致DRAM刷新性能退化，因为DRAM单元保持电荷的能力会随温度升高而恶化。此外，该技术要求原子级的平整度，一颗仅几纳米的游离颗粒就可能毁掉铜与铜之间的键合。

即便如此，如果行业能够解决热耐受问题——正如d-Matrix通过将存储层堆叠在XPU下方所做的那样——并建立极为严苛的无尘车间，3D DRAM技术就有望较快实现，从而迎来AMD所承诺的那种“理想境界”。